

دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

گزارش آزمایش ۲

طراحی مدارهای ترتیبی با طرح‌واره

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی


تابستان ۱۴۰۵

۱.۲ مقدمه و اهداف

هدف آزمایش، طراحی طرح‌واره‌ای یک مدار ترتیبی برای کنترل اتاق انتظار با ظرفیّت ۱۵ نفر است. مدار باید عبور هم‌زمان از ورودی و خروجی، محدودیّت ظرفیّت، زمان مجاز ورود و کنترل درها را با شمارندهٔ بالا/پایین[1] مدیریت کند.


۲.۲ طراحی مدار و منطق عملکرد

مدار در دو سطح طراحی شد. در سطح اوّل، یک شمارندهٔ چهاربیتی بالا/پایین با چهار فلیپ‌فلاپ[2] JK ساخته شد. ورودی U جهت شمارش، Enable اجازهٔ شمارش، Clk لبهٔ فعّال ساعت و Clr پاک‌سازی فعّال‌صفر شمارنده را تعیین می‌کنند. در Enable=0 مقدار پیشین حفظ می‌شود و در Enable=1، ورودی‌های J و K هر فلیپ‌فلاپ برابر شرط تغییر همان بیت‌اند. کم‌ارزش‌ترین بیت در هر پالس مجاز تغییر می‌کند؛ در شمارش صعودی، هر بیت بالاتر هنگامی تغییر می‌کند که همهٔ بیت‌های کم‌ارزش‌تر یک باشند و در شمارش نزولی، شرط تغییر آن صفربودن همهٔ بیت‌های کم‌ارزش‌تر است. به‌این‌ترتیب، مدار در حالت U=1 صعودی و در حالت U=0 نزولی عمل می‌کند.




شکل ۱: طرح‌وارهٔ کامل شمارندهٔ چهاربیتی بالا/پایین

[1] Up/Down Counter
[2] Flip-Flop



شکل ۲: جزئیّات تولید ورودی فلیپ‌فلاپ‌های بیت صفر تا دو



شکل ۳: جزئیّات مرحلهٔ بیت پرارزش شمارنده

در سطح دوم، شمارنده به‌صورت یک بلوک[3] در مدار کنترل اتاق قرار گرفت. ورودی Clk به ساعت Clock، ورودی Clr به Clear و ورودی جهت U به حسگر IN متّصل است. منطق ترکیبیِ Enable با


[3] Block

استفاده از IN، OUT و نشانک‌های پُر و خالی، تنها عبور مجاز را به پالس شمارش تبدیل می‌کند. خروجی $Q[3..0]$ تعداد افراد حاضر را نشان می‌دهد و به آشکارسازهای پُر و خالی می‌رود. تنها عبور یک‌طرفه باعث تغییر تعداد افراد می‌شود؛ بنابراین برای ورود و خروج هم‌زمان، شمارنده بدون تغییر باقی می‌ماند. نشانک NotFilled با یک دروازهٔ NAND4[4] ساخته شده و تا پیش از رسیدن شمارنده به $1111_2 = 15$ فعّال است. همچنین Close خروجی یک دروازهٔ NOR4[5] است و دقیقاً در $Q = 0000$ فعّال می‌شود تا درِ خروجی، هنگام خالی بودن اتاق، بسته بماند.

درخواست باز شدن در ورودی از رابطه‌ی


$$\text{Request} = \text{Ent} \wedge \text{T} \wedge \text{NotFilled}$$

به دست می‌آید. خروجی Open در یک فلیپ‌فلاپ D نگهداری می‌شود تا درخواست لحظه‌ای دکمه به یک فرمان پایدار برای عبور فرد تبدیل شود. پس از دریافت پالس حسگر IN، مسیر بازخورد فرمان بازشدن را پاک می‌کند. این تصمیم، محدودیّت کوتاه‌بودن پالس دکمه را برطرف می‌کند و در را تا عبور فرد باز نگه می‌دارد.




شکل ۴: طرح‌وارهٔ کامل کنترل اتاق انتظار

[4]Four-Input NAND Gate
[5]Four-Input NOR Gate




شکل ۵: بخش تولید اجازه‌ی شمارش و درخواست ورود




شکل ۶: بلوک شمارنده، آشکارسازهای پُر و خالی و حافظهٔ فرمان بازشدن

نمای سطح انتقال ثبات‌های حاصل از سنتز نیز ساختار مورد انتظار را نشان می‌دهد: چهار عنصر حافظه و منطق ترکیبی در شمارنده، و بلوک شمارنده به‌همراه یک فلیپ‌فلاپ برای فرمان Open در مدار اصلی.




شکل ۷: نمای سطح انتقال ثبات‌های شمارنده



شکل ۸: نمای سطح انتقال ثبات‌های مدار کامل


۳.۲ شبیه‌سازی و محاسبهٔ بسامد کاری

ابتدا شمارنده به‌صورت مستقل آزمایش شد. شکل موج نشان می‌دهد که با فعّال بودن Enable و U=1، مقدار Q در لبه‌های ساعت به‌ترتیب افزایش می‌یابد؛ با تغییر U مسیر شمارش معکوس می‌شود و با غیرفعّال شدن Enable مقدار قبلی حفظ می‌گردد. اعمال پاک‌سازی نیز خروجی را به صفر بازمی‌گرداند.




شکل ۹: شبیه‌سازی عملکرد شمارنده‌ی بالا/پایین

در شبیه‌سازی مدار کامل، ترکیب‌های مختلف IN، OUT، Ent و T اعمال شدند. خروجی Q در ورود خالص افزایش و در خروج خالص کاهش دارد. وقتی هر دو حسگر هم‌زمان فعّال‌اند، تعداد افراد ثابت می‌ماند. فرمان Open فقط با درخواست مجاز فعّال می‌شود و Close هنگام صفرشدن شمارنده یک می‌شود.




شکل ۱۰: شکل موج مدار کنترل اتاق برای سناریوهای ورود و خروج

برای تحلیل زمانی، در پروندهٔ قیود طراحی یک ساعت با دورهٔ 10 ns، معادل 100 MHz، تعریف و عدم‌قطعیّت ساعت نیز استخراج شد.



شکل ۱۱: قید ساعت در پروندهٔ Circut.sdc

گزارش بیشینه‌بسامد مقدار محاسباتی 446.83 MHz را نشان می‌دهد؛ بااین‌حال، مقدار مجاز گزارش‌شده برای قطعه، به‌علّت محدودیّت نرخ تغییر پایه‌های ورودی/خروجی، 250 MHz است. بنابراین بسامد کاری قابل‌اتّکا برای این پیاده‌سازی حدّاکثر 250 MHz در نظر گرفته می‌شود و قید 100 MHz انتخاب‌شده حاشیهٔ کافی دارد.



شکل ۱۲: خلاصهٔ بیشینه‌بسامد مدار

روند انجام آزمایش

ابتدا شمارندهٔ چهاربیتی بالا/پایین طراحی و شرط تغییر ورودی‌های فلیپ‌فلاپ‌های آن تعیین شد. پس از آزمون مستقل شمارنده، نماد آن ساخته و در مدار اصلی قرار داده شد. سپس حسگرهای ورود و خروج، آشکارسازهای پُر و خالی و حافظهٔ فرمان Open به آن متّصل شدند. پس از همگردانی و سنتز، شکل موج‌های آزمون برای شمارنده و مدار کامل ساخته و حالت‌های ورود، خروج، توقّف و پاک‌سازی اعمال شدند. در پایان، قید ساعت به پروندهٔ قیود طراحی افزوده و تحلیل زمانی برای محاسبهٔ بیشینه‌بسامد اجرا شد.

۴.۲ سنتز و پیاده‌سازی نرم‌افزاری

هدف سنتز، قطعهٔ EP4CGX15BF14C6 از خانوادهٔ Cyclone IV GX بوده است. شمارنده با ۵ تابع ترکیبی و ۴ ثبات، و مدار کامل با ۱۱ تابع ترکیبی و ۵ ثبات پیاده‌سازی شده‌اند؛ مصرف منابع در هر دو حالت کمتر از یک درصد ظرفیّت قطعه است. مدار کامل ۱۲ پایه و شمارندهٔ مستقل ۸ پایه به کار می‌گیرند.


Flow Summary	
Flow Status	Successful - Tue Aug 04 19:24:15 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	exp2
Top-level Entity Name	Counter
Family	Cyclone IV GX
Device	EP4CGX15BF14C6
Timing Models	Final
Total logic elements	5 / 14,400 (< 1 %)
Total combinational functions	5 / 14,400 (< 1 %)
Dedicated logic registers	4 / 14,400 (< 1 %)
Total registers	4
Total pins	8 / 81 (10 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)

شکل ۱۳: خلاصه‌ی منابع مصرفی شمارنده


Flow Summary	
Flow Status	Successful - Tue Aug 04 19:26:19 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	exp2
Top-level Entity Name	Circut
Family	Cyclone IV GX
Device	EP4CGX15BF14C6
Timing Models	Final
Total logic elements	11 / 14,400 (< 1 %)
Total combinational functions	11 / 14,400 (< 1 %)
Dedicated logic registers	5 / 14,400 (< 1 %)
Total registers	5
Total pins	12 / 81 (15 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)

شکل ۱۴: خلاصه‌ی منابع مصرفی مدار کامل

همگردانی هر دو طرح بدون خطا انجام شد. هشدارهای باقی‌مانده عمدتاً به کامل‌نبودن قیود برپایی و نگهداری مربوط‌اند و مانع تولید سیاههٔ اتّصال نشده‌اند. با توجّه به برگزاری مجازی آزمایشگاه، ارزیابی مدار مطابق روال درس بر پایهٔ شبیه‌سازی، تحلیل زمانی و سنتز نرم‌افزاری انجام شد.



شکل ۱۵: همگردانی موفّق شمارنده با صفر خطا



شکل ۱۶: همگردانی موفّق مدار کامل با صفر خطا

۵.۲ نتایج

- شمارندهٔ چهاربیتی در هر دو جهت و در حالت‌های پاک‌سازی و توقّف مطابق انتظار عمل کرد.
- منطق ورود و خروج هم‌زمان از تغییر نادرست تعداد افراد جلوگیری کرد.
- آشکارسازی ظرفیّت ۱۵ نفر و خالی بودن اتاق با خروجی‌های NotFilled و Close پیاده‌سازی شد.
- مسیر Ent، T و NotFilled تنها درخواست‌های مجاز ورود را به فرمان Open تبدیل کرد.
- سنتز با مصرف بسیار کم منابع و بدون خطا تکمیل شد و بسامد انتخابی 100 MHz پایین‌تر از حدّ مجاز 250 MHz است.

نتیجه‌گیری

در این آزمایش یک سامانهٔ ترتیبی کامل با استفاده از طراحی طرح‌واره‌ای ساخته شد. جداسازی شمارنده از منطق کنترل، بررسی مستقل زیرمدار را ممکن کرد و سپس با اتّصال آن به آشکارسازهای پُر و خالی و حافظهٔ فرمان بازشدنِ در، کنترل ظرفیّت و عبور افراد انجام شد. نتایج شبیه‌سازی، تحلیل زمانی و سنتز نرم‌افزاری، عملکرد صحیح طرح را مطابق اهداف آزمایش تأیید می‌کنند.